La corsa ai processori per datacenter sta entrando in una fase completamente nuova, in cui il parametro che più cattura l’attenzione è la densità computazionale. Lo dimostra anche il recente annuncio di Intel, che al Computex 2026 ha presentato i chip Xeon della famiglia Diamond Rapids attesi nel corso del 2027. Questi chip promettono infatti un incremento significativo del numero di core, accompagnato però dalla definitiva eliminazione dell’Hyper-Threading (ed è una decisione che farà sicuramente discutere)..

La nuova generazione Xeon dovrebbe raggiungere quota 192 core per socket, un salto considerevole rispetto ai 128 core delle attuali piattaforme di fascia alta. Il dato rappresenta un passo importante per Intel, che negli ultimi anni ha lavorato per colmare il divario accumulato nei confronti di AMD nel mercato server. Tuttavia, l’aumento della potenza grezza arriva insieme a una riduzione del numero complessivo di thread disponibili. Senza il supporto al Simultaneous Multithreading (SMT), ogni core potrà infatti eseguire un solo thread alla volta.

Si tratta di una svolta storica. L’Hyper-Threading è stato uno degli elementi distintivi delle architetture Intel fin dai primi anni 2000. La tecnologia consentiva di sfruttare in maniera più efficiente le risorse interne del processore, permettendo a due thread di condividere le unità di esecuzione quando queste non erano completamente occupate. Pur non raddoppiando le prestazioni, il guadagno poteva risultare significativo in numerosi carichi di lavoro professionali.

Negli ultimi anni, Intel aveva progressivamente ridotto la presenza dell’SMT nelle proprie piattaforme consumer, ma il mondo Xeon rappresentava ancora una delle ultime roccaforti della tecnologia. Diamond Rapids segna quindi la fine di un’epoca, almeno temporaneamente. Secondo le informazioni emerse durante Computex, il successore diretto, nome in codice Coral Rapids, dovrebbe infatti reintrodurre il supporto ai thread simultanei, segnale che la questione potrebbe essere ancora oggetto di valutazione all’interno dell’azienda.

Dal punto di vista competitivo, l’incremento a 192 core non sarà comunque sufficiente per raggiungere i livelli annunciati da AMD con la futura generazione EPYC Venice, destinata a spingersi fino a 256 core per socket. Un vantaggio che potrebbe essere ulteriormente amplificato dal fattore temporale, considerando che AMD sembra intenzionata ad arrivare sul mercato con un anticipo potenzialmente vicino all’anno rispetto alla proposta Intel.

Se il numero di core rappresenta l’aspetto più immediatamente visibile, l’architettura interna di Diamond Rapids racconta una storia altrettanto interessante. Le immagini mostrate da Intel suggeriscono infatti un’evoluzione che avvicina ulteriormente la filosofia progettuale dell’azienda a quella adottata da AMD sin dall’introduzione dei primi processori EPYC basati su chiplet.

La nuova CPU dovrebbe essere realizzata utilizzando il processo produttivo Intel 18A-P, una versione evoluta della tecnologia 18A che rappresenta uno dei pilastri della strategia di rilancio produttivo del gruppo. Al di sopra del nodo litografico, emerge però il cambiamento più significativo, ovvero la struttura modulare del processore.

Secondo quanto mostrato durante la presentazione, Diamond Rapids dovrebbe utilizzare quattro blocchi di calcolo sovrapposti verticalmente e collegati attraverso la tecnologia di packaging avanzato Foveros. A coordinare il tutto, troveremmo due die dedicati alle funzioni di input e output, per una struttura molto più sofisticata rispetto ai tradizionali processori monolitici del passato.

Xeon Diamond Rapids

L’approccio ricorda da vicino quanto già visto nelle piattaforme EPYC di AMD e, per certi aspetti, anche nella recente architettura Monaka sviluppata da Fujitsu per il mercato dei supercomputer. La logica è infatti quella di separare le funzioni di elaborazione da quelle dedicate alla gestione della memoria e delle comunicazioni, in modo da ottimizzare l’utilizzo del silicio e migliorare la scalabilità.

Una delle ipotesi più accreditate riguarda il posizionamento della cache L3. Seguendo la stessa filosofia già adottata in Clearwater Forest, Intel potrebbe trasferire la cache nei die di base, liberando spazio prezioso nei chiplet di calcolo. Questo permetterebbe di ospitare fino a 48 core per ciascun modulo computazionale, raggiungendo così il totale di 192 core previsto per la configurazione completa.

Resta invece aperto il dibattito sul controller di memoria. Intel non ha ancora fornito dettagli ufficiali e le possibilità sono sostanzialmente due. La prima prevede la sua integrazione nei die di base, mentre la seconda lo colloca all’interno dei chip I/O, una soluzione che ricorderebbe da vicino l’approccio adottato da AMD a partire dall’architettura Rome. Quest’ultima opzione potrebbe risultare particolarmente interessante perché consentirebbe di semplificare la gestione delle topologie NUMA e migliorare l’efficienza complessiva del sistema.

Un altro elemento che distingue Diamond Rapids dalle tradizionali piattaforme Xeon riguarda il mercato di destinazione. Intel non sembra voler posizionare questa famiglia come una soluzione universale per data center, ma piuttosto come una piattaforma specializzata destinata a scenari ad altissima intensità computazionale.

L’azienda parla apertamente di ottimizzazione per servizi Infrastructure as a Service e workload caratterizzati da elevate prestazioni per thread. Questo colloca Diamond Rapids più vicino al mondo del calcolo scientifico, dell’intelligenza artificiale e dell’high-performance computing rispetto ai classici server dedicati a virtualizzazione, storage o consolidamento delle macchine virtuali.

La scelta di eliminare l’Hyper-Threading potrebbe però generare alcune complicazioni operative. Molti modelli di licensing software, soprattutto nell’ambito della virtualizzazione enterprise, sono stati costruiti considerando la presenza di due thread per ogni core fisico. Con Diamond Rapids il numero di thread disponibili diminuirebbe sensibilmente, influenzando potenzialmente il rapporto tra costi di licenza e capacità elaborativa disponibile.

Sul fronte della memoria, invece, Intel sembra intenzionata a non lasciare alcun compromesso. Diamond Rapids integrerà un sottosistema a 16 canali DDR5, una configurazione pensata per alimentare applicazioni che dipendono fortemente dalla banda passante disponibile. Sebbene le frequenze ufficiali non siano ancora state annunciate, le indicazioni provenienti dalle piattaforme più recenti suggeriscono che valori compresi tra 8.000 e 9.600 MT/s siano assolutamente plausibili. La banda passante complessiva potrebbe inoltre raggiungere circa 1,2 TB al secondo per socket, un livello che colloca la futura piattaforma Intel tra le soluzioni più aggressive del mercato per applicazioni HPC e AI.

Molti aspetti rimangono ancora sconosciuti, a partire dai consumi energetici e dai miglioramenti dell’IPC garantiti dalla nuova architettura. Sono dettagli che avranno un peso determinante nel definire la competitività reale del prodotto rispetto alle future offerte AMD. Le prime risposte dovrebbero arrivare nei prossimi mesi, quando Intel tornerà a parlare di Diamond Rapids durante la conferenza Hot Chips, appuntamento tradizionalmente utilizzato dall’industria per svelare gli aspetti più tecnici delle architetture di nuova generazione.

(Immagine in apertura: Shutterstock)